huawei.com韬(τ)定律提出以“时间(τ)缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则——通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
华为发表韬(τ)定律，实现晶体管密度与系统性能突破
2026/5/25 华为公布了一个所谓的τ定律，市场开始疯狂，所有人都在说是deepseek时刻，或是所谓的超越美国时刻。但我认为这东西并不具备任何现实意义。
-
华为解决了芯片时延？
华为并没有解决任何延时问题，多层堆叠的设计本身就对时延是存在优化的，所谓的解决时延我不知道是AI幻觉出来的还是哪位高人讲的。 -
华为开发了全新的技术？
逻辑堆叠不是全新技术，更不是新技术。在十年前就有人在提了，每个芯片工程师也都知道可以这样做。 -
华为给出的设计建议是否有效？
当然有效，但是你问任何一位芯片工程师，甚至该专业的学生，他大概率也知道该怎么做。 -
那么逻辑堆叠的tau预测就没有一丁点价值？
价值是有的，但是就像摩尔定律一样，提出来的时候大伙也就一乐，等到了二十年三十年后，人们才真正觉得它很有意义。逻辑堆叠的τ定律如果能在多代芯片上得到验证，或者在更长远的未来还仍然适用，那我认为它也十分有意义。但是所有人都会走你这条workaround？我不这样觉得。 -
华为将会是新的半导体行业领导者？
完全不知道哪来的说法。这种逻辑堆叠技术只有很小的技术壁垒，别人看到你做的好拿过来用也是非常轻松的事情。这种技术说白了就是一个大型整合包，把过去十年间EDA行业的各种优化拿来攒到了一起。 -
配合上新的EUV光刻机就会是史诗级的突破？
不知道哪来的今年就会有EUV光刻机的说法，不过假如真的有了，我觉得这个技术反倒是更没用了。既然能在正面追赶，干嘛还要在一条未验证的workaround上费那么大劲？
最后总结：根据华为的预测，今年的Kirin 2026芯片，已经在晶体管密度上达到了台积电N3P级别的水平。假如这是真的，那我直接给华为跪下，以后华圣就是我爹。
50 个帖子 - 37 位参与者